Networks On Chips - NOCs

Realizado Por: Angélica Neto

QUÉ ES LA TECNOLOGÍA NOC

Red-on-a-Chip (ROC o su acrónimo en ingles NOC-Networks on Chip) es un enfoque para el diseño del subsistema de comunicación entre los núcleos de IP en un System-on-a-Chip(SoC).

NoCs son capaces de remplazar con garantías tanto a los grandes buses como a las largas interconexiones dedicadas presentes en los futuros SoC. Esta tecnología extrapola algunos de los conceptos presentes en una red de computadores a la interconexión de múltiples IP-cores difundidos sobre un substrato común.

CUÁL ES LA ARQUITECTURA BASE

NoC -switch archi-tectures, es un esquema orientado a la conexión de multidifusión, así como un TDM (Time Division Multiplexing) de circuito virtual usando el método de configuración lógica funciona la red. Es orientado a la conexión, y una conexión se puede establecer de forma dinámica.

Basado en el concepto de una red lógica, se han desarrollado teoremas y utiliza un algoritmo de backplane para configurar el seguimiento de libre contención TDM virtual de los circuitos.

El algoritmo básico se muestra en el Algoritmo 1. En la versión actual, el mecanismo de síntesis puede minimizar la frecuencia de operación (freqθ) o el ancho de banda (lwθ). El diseñador determina por tanto los rangos interesantes para dichos parámetros y se explora un conjunto discreto de puntos de diseño (φ) de manera análoga.

En nuestros experimentos soportamos 8 valores de frecuencia y 4 anchos de banda, suministrando 32 puntos del conjunto φ. El resto de pasos (3-15 en el algoritmo 1) se repiten para cada punto de φ.

CÓMO Y EN QUE NIVELES TRABAJA ESTA ARQUITECTURA

La topología se refiere a la estructura física de la gráfica de la red, es decir, cómo nodos de trabajo (conmutadores o routers) están conectados físicamente. Se define la productividad conexión (la posibilidad de enrutamiento) entre los nodos, lo cual tiene un impacto fundamental en el rendimiento de la red, así como la estructura de switch, por ejemplo, el número de los puertos y el ancho del puerto.

El equilibrio entre la generalidad y la personalización es un tema importante al determinar la topología de la red (algoritmo).

La generalidad facilita la reutilización y escalabilidad de la plataforma de comunicación.

La personalización tiene como objetivo el rendimiento y la optimización de recursos. Topologías tanto regulares como irregulares se han defendido para los NOCs. Topologías regulares, como k-ary 2-cube de mallas y tori son ​​los más populares. La importancia de la regularidad radica en su potencial de gestión de retraso y el cable de efectos relacionados con el DSM. El árbol k-ario y k-arias n-dimensional del árbol de grasa son ​​dos NoC regulares topologías alternativas. Con una topología regular, el área de la red y el consumo de energía a gran escala son predecibles con el tamaño de la topología. Los argumentos para el uso de topologías irregulares son para aplicaciones específicas que requieren una topología flexible y óptima. En, el número de puertos de switches pueden ser sintetizados de acuerdo con el requisito de la conectividad. Sin embargo, la zona y el consumo de energía de una topología de red irregular no pueden escalar previsiblemente con el tamaño de la topología. Otras topologías entre regulares y los irregulares son también propuestas para los NOCs. Por ejemplo, una interesante es la topología de NoC NoC Octagon en el que un anillo de ocho nodos son conectado por 12 chords bi-direccional.

CUÁLES SON LOS PROTOCOLOS DE ACCESO AL MEDIO FÍSICO Y LÓGICO

Las NOCs proporcionan un medio para permitir la comunicación entre procesos con un conjunto de restricciones y propiedades satisfechas. Una buena vista de la red basados ​​en el proceso de comunicación entre procesos es seguir el modelo OSI de comunicaciones de red. El modelo de siete capas, fue propuesto para la interconexión de sistemas abiertos, los mismos que son heterogéneos y distribuidos. La estructura en capas descompone el problema de comunicación en componentes más manejables en los diferentes niveles jerárquicos. En lugar de una estructura monolítica, varias capas están diseñados, cada uno de ellos resuelve parte del problema. Además, las capas proporciona un diseño más modular. En cada nivel, protocolos y servicios, que son independiente de la implementación, están bien definidos. Entidades pares en el mismo nivel por lo tanto pueden comunicarse entre sí de forma transparente. Añadir nuevos servicios a una sola capa puede ser necesario modificar la funcionalidad de las mismas, la reutilización de las funciones previstas en todas las otras capas. Debido a estas ventajas, varios grupos de NoC han seguido este modelo y lo adaptaron para construir una pila de protocolos para la comunicación on-chip (ver figura 1)

 

Figura 1.

EJEMPLOS DE REDES BASADAS EN NOC

El diseño consta de 30 elementos: 10 procesadores ARM7 con sus respectivas caches, 10 memorias privadas (una por procesador), 5 generadores de trafico a medida, 5 memorias compartidas y dispositivos para dar soporta a la comunicación entre los procesadores. La NoC diseñada a mano consta de 15 conmutadores conectados en una red tipo malla 5x3 (Figura 6(a)). El diseño físico (Figura 6(b)) se realizo utilizando la herramienta CADENCE SOC ENCOUNTER y se mantuvo la estructura de malla en el enrutado. Cada elemento tiene un área de 1 mm2. El proceso completo, desde la especiación de la topología hasta la generación del diseño físico final, tardo varias semanas. La frecuencia final obtenida fue de 885 MHz, determinada por el camino crítico en las etapas múltiples de la lógica de los conmutadores, y su consumo fue de 368.08 kW.

Utilizaron la metodología propuesta para diseñar automáticamente la NoC. En este caso se fijó la frecuencia de operación al mismo valor que la alcanzada manualmente (885 MHz) e intentaron minimizar el consumo de energía. Los resultados obtenidos con SoC Encounter se muestran en las Figuras 2(c) y 6(d). La NoC final preserva la frecuencia de trabajo de 885 MHz, pero solo incluye 8 switches. Asimismo, dicho diseño automático logra reducir significativamente la potencia disipada (277.08 mW), es decir, una mejora de 1.33 con respecto al diseño manual. Esta reducción se logra principalmente mediante una distribución eficiente de las memorias compartidas entre los procesadores ARM, lo que se realizo de manera manual en el otro diseño. El área del diseño físico final, aunque realizado automáticamente, es muy cercano al obtenido manualmente (apenas un incremento del 4.3% en relación al diseño manual). Finalmente, el tiempo de ejecución obtenido mejora al del diseño manual en un 10% y la latencia media de paquetes se reduce igualmente en un 11.3%

 

  

Ejemplo 2

Se utiliza 6 Casos de estudio multimedia : un procesador de video (VPROC) de 42 componentes, un decodificador MPEG4 (MPEG4) de 12 componentes, un decodificador de planos de objetos de video (Video Object Plane Decoder o VOPD) con 12 componentes, una aplicación de video multivista (Multi-Window Display o MWD) de 12 cores, una aplicación de Foto-en-Foto (Picture-in-Picture o PIP) con 8 componentes y una aplicación de procesado de imagen escalable (IMage Processing o IMP) con 23 componentes. Se genero en todos los casos topologías NoC basadas en mallas, considerando un solo componente por conmutador, y todos los conmutadores con 5 puertos de entrada y salida. Se genero también una variante optimizada de las mallas para cada uno de estos diseños (OPT-MESH), donde los puertos y enlaces no utilizados en los flujos de trafico han sido eliminados. El diseño físico final (incluyendo rutado de la NoC) para uno de los casos de estudio (VOPD) se muestra en la Figura 7, los resultados para el resto de casos fueron muy similares. Asimismo, los resultados que indican la disipación de potencia de la NoC (en conmutadores e interconexiones), latencia media de los paquetes y área se muestran en la Tabla I, y verifican que la latencia media de las topologías de malla y opt-mesh es la misma. Además, la topología diseñada con la metodología automática propuesta reduce significativamente los resultados manuales en cuanto a disipación de potencia (2.78× en media) y en latencia media (1.59× en media).

BIBLIOGRAFIA:

• http://infoscience.epfl.ch/record/100055/files/jornParal2006-DavidAtienza.pdf
• http://jp2011.pcg.ull.es/sites/jp2011.pcg.ull.es/files/ftrivino.pdf
• http://en.wikipedia.org/wiki/Network_operations_center

CONCLUSIONES:

• En la actualidad es ampliamente reconocido que la Red-on-Chip (NOC) arquitecturas representan la solución más viable para hacer frente a los problemas de escalabilidad de futuro de muchos núcleos de los sistemas y para cumplir con el rendimiento, la potencia y fiabilidad que caracterizan a las futuras aplicaciones inteligentes.
• La fiabilidad, rendimiento, potencia y emisiones térmicas requieren ser maneados de una manera inteligente, el NOC ayuda a satisfacer estas demandas en las aplicaciones y entornos operativos.

RECOMENDACIONES:

• Antes de realizar la aplicación de una NoC es esencial tener los sistemas operativos que ofrescan diversos servicios, tales como el manejo de I / O, la gestión de memoria, monitoreo del sistema, programación de procesos y la migración, y la comunicación entre procesos, y ofrecer modelos de programación equilibrio facilidad de programación y la eficiencia, ya que la carencia de las mismas disminuirá el rendimiento de la NOC.
• Para tener una buena eficiente a nivel de aplicación las interfaces deben ser estandarizadas.